職位描述
該職位還未進(jìn)行加V認(rèn)證,請仔細(xì)了解后再進(jìn)行投遞!
崗位職責(zé):
1、根據(jù)SPEC,制定測試方案,分解測試用例;
2、獨(dú)立搭建基于UVM的模塊級和系統(tǒng)級驗(yàn)證環(huán)境;
3、仿真用例執(zhí)行,收集并分析覆蓋率報告;
4、執(zhí)行FPGA上板驗(yàn)證工作;
5、協(xié)助設(shè)計(jì)工程師解決驗(yàn)證問題。
6、編寫測試文檔和測試報告。
任職要求:
1、熟悉VMM/UVM驗(yàn)證方法學(xué);
2、熟悉System Verilog語言,熟悉Tcl,shell,Perl腳本語言;
3、熟悉FPGA開發(fā)全流程;
4、熟悉各種通信接口協(xié)議,如AXI,SPI,URAT,IIC等。
5、熟練使用VCS,Verdi等EDA工具。
6、良好的分析解決問題能力,溝通能力和團(tuán)隊(duì)協(xié)作能力。
7、1年以上驗(yàn)證工作經(jīng)驗(yàn),有管理經(jīng)驗(yàn)優(yōu)先。
工作地點(diǎn)
地址:杭州濱江區(qū)杭州-濱江區(qū)海康威視數(shù)字技術(shù)股份有限公司(總部西區(qū))
